VLIW

Very Long Instruction Word

Архитектура VLIW известна с начала 80-х в университетских проектах, но только сейчас, с развитием технологии микросхем, она нашла своё достойное воплощение. Сверхдлинная команда процессора на самом деле состоит из нескольких, обычно RISC-команд, каждая из которых выполняет действия на своём исполнительном устройстве. Число таких команд равно числу вычислительных устройств и, обычно, порядка 8-20. VLIW иногда называют пост-RISC архитектурой. Все вычислительные устройства имеют доступ к данным в едином многопортовом регистровом файле. Отсутствие сложных аппаратных механизмов, характерных для суперскалярных процессоров (предсказание переходов, спекулятивное исполнение, внеочередное исполнение и т.д.), даёт значительный выигрыш в быстродействии и площади кристалла. Кроме того, работа такого процессора более детерминирована. Подавляющее большинство мультимедийных процессоров с производительностью более 1 миллиарда операций/ секунду базируется на VLIW архитектуре. И ветеран этого класса процессоров TriMedia и более новые Transmeta, Siroyan configurable, clustered VeriLongInstructionWord DSP architecture и MAJC (Microprocessor Architecture for Java Computing) - ветви этого дераева.

Серьёзная проблема VLIW - рост сложности регистрового файла и связей с ним вычислительных устройств. Анализ и устранение этой сложности привёл к созданию новой архитектуры - TransportTriggeredArchitecture (TTA).

(Drom)